10)
Архитектура фон Неймана (англ. von Neumann architecture) — широко известный принцип совместного хранения программ иданных в памяти компьютера. Вычислительные системы такого рода часто обозначают термином «машина фон Неймана», однако, соответствие этих понятий не всегда однозначно. В общем случае, когда говорят об архитектуре фон Неймана, подразумевают физическое отделение процессорного модуля от устройств хранения программ и данных.
Наличие заданного набора исполняемых команд и программ было характерной чертой первых компьютерных систем. Сегодня подобный дизайн применяют с целью упрощения конструкции вычислительного устройства. Так, настольные калькуляторы, в принципе, являются устройствами с фиксированным набором выполняемых программ. Их можно использовать дляматематических расчётов, но невозможно применить для обработки текста и компьютерных игр, для просмотра графическихизображений или видео. Изменение встроенной программы для такого рода устройств требует практически полной их переделки, и в большинстве случаев невозможно. Впрочем, перепрограммирование ранних компьютерных систем всё-таки выполнялось, однако требовало огромного объёма ручной работы по подготовке новой документации, перекоммутации и перестройки блоков и устройств и т. п.
Всё изменила идея хранения компьютерных программ в общей памяти. Ко времени её появления использование архитектур, основанных на наборах исполняемых инструкций, и представление вычислительного процесса как процесса выполнения инструкций, записанных в программе, чрезвычайно увеличило гибкость вычислительных систем в плане обработки данных. Один и тот же подход к рассмотрению данных и инструкций сделал лёгкой задачу изменения самих программ.
Важной составной частью фон-неймановской архитектуры является счетчик адреса команд. Он постоянно указывает на ячейку памяти, в которой хранится следующая команда профаммы. Считав очередную команду из памяти, процессор сразу же увеличивает значение счетчика так, чтобы он показывал на следующую команду.
Считанная в регистр команд операция расшифровывается, извлекаются необходимые данные, над ними в АЛУ выполняются требуемые действия и, если предусмотрено операцией, результат записывается в ОЗУ.
Затем во всех случаях, за исключением команды останова, описанные действия циклически повторяются.
Таким образом основной алгоритм работы процессора состоит из четырёх тактов.
1 такт. Изменение СК (счётчика команд).
2 такт. Считывание команды, адрес которой содержится в СК, из ОЗУ в РК (регистр команд).
3 такт. Расшифровывание машинной команды дешифратором: определение кода операции и адреса данных.
4 такт. Выполнение расшифрованной операции арифметико-логическим устройством.
11)
I  ПОКОЛЕНИЕ ЭВМ
ХАРАКТЕРНЫЕ ЧЕРТЫ:
Элементная  база – электронно-вакуумные лампы.
Соединение элементов – навесной монтаж проводами.
•  Габариты – ЭВМ выполнена в виде громадных шкафов.
•  Быстродействие – 10-20 тыс. операций в секунду.
•  Эксплуатация – сложная из-за частого выхода из строя   электронно-вакуумных ламп.
•  Программирование – машинные коды.
Ввод и вывод данные с помощью перфокарт,перфолент.

II  ПОКОЛЕНИЕ ЭВМ ХАРАКТЕРНЫЕ ЧЕРТЫ
•Элементная  база – полупроводниковые элементы (транзисторы)
•  Соединение элементов – печатные платы и навесной монтаж.
•  Габариты – ЭВМ выполнена в виде однотипных стоек
•  Быстродействие – 100 – 500 тыс. операций в секунду.
•  Эксплуатация – вычислительные центры со специальным  штатом  обслуживающего персонала,  появилась новая  специальность – оператор ЭВМ.
•  Программирование – на алгоритмических языках, появление ОС.
•  Оперативная память – 2 – 32 Кбайт.
•  Введен  принцип разделения времени.
•  Введен принцип  микропрограммного управления.
•  Недостаток – несовместимость программного обеспечения.

III  ПОКОЛЕНИЕ ЭВМ ХАРАКТЕРНЫЕ ЧЕРТЫ
Элементная  база – интегральные схемы.
•  Соединение элементов – печатные платы.
•  Габариты – ЭВМ выполнена в виде однотипных стоек.
•  Быстродействие –1-10 млн. операций в секунду.
•  Эксплуатация – вычислительные центры, дисплейные классы, новая специальность - системный программист.
•  Программирование -  алгоритмические языки, ОС.
•  Оперативная память – 64 Кбайт.
•  Применяется принцип разделения времени, принцип модульности. принцип микропрограммного управления,                 принцип магистральности
•  Появление магнитных дисков, дисплеев, графопостроителей.
ХАРАКТЕРНЫЕ ЧЕРТЫ IV поколения

•Элементная  база – большие интегральные схемы (БИС).
•   Соединение элементов – печатные платы.
•   Габариты – компактные ЭВМ, ноутбуки.
•   Быстродействие –  10 -100 млн. операций в секунду.
•   Эксплуатация – многопроцессорные и многомашинные     комплексы, любые пользователи ЭВМ.
•   Программирование – базы и банки данных.
•   Оперативная память – 2 -5 Мбайт.
•   Телекоммуникационная обработка данных, объединение в  компьютерные сети.

Переключательная схема — это схематическое изображение некоторого устройства, состоящего из переключателей и соединяющих их проводников, а также из входов и выходов, на которые подаётся и с которых снимается электрический сигнал.

Электро́нная ла́мпа, радиола́мпа — электровакуумный прибор (точнее, вакуумный электронный прибор), работа которого осуществляется за счёт изменения потока электронов, движущихся в вакууме или разрежённом газе между электродами.
Электронные лампы, предназначенные для освещения (лампы-вспышки, ксеноновые лампы, ртутные и натриевые лампы), радиолампами не называются и обычно относятся к классу осветительных приборов.
Некоторые простейшие электронно-лучевые приборы, из числа простейшего устройства осциллографических экранов, могут являться особым образом устроенными электронными лампами.
Прочие ЭЛТ устройства, такие как электронная пушка, электронно-оптическая камера, как и приборы на их основе (кинескопы, передающие телевизионные трубки), имеют иной принцип действия и внутреннее устройство, поэтому их с электронными лампами сравнивать невозможно
12)
5 поколение ЭВМ
1990—…
Переход к компьютерам пятого поколения предполагал переход к новым архитектурам, ориентированным на создание искусственного интеллекта.
Считалось, что архитектура компьютеров пятого поколения будет содержать два основных блока. Один из них — собственно компьютер, в котором связь с пользователем осуществляет блок, называемый «интеллектуальным интерфейсом». Задача интерфейса — понять текст, написанный на естественном языке или речь, и изложенное таким образом условие задачи перевести в работающую программу.
Основные требования к компьютерам 5-го поколения: Создание развитого человеко-машинного интерфейса (распознавание речи, образов); Развитие логического программирования для создания баз знаний и систем искусственного интеллекта; Создание новых технологий в производстве вычислительной техники; Создание новых архитектур компьютеров и вычислительных комплексов.
Новые технические возможности вычислительной техники должны были расширить круг решаемых задач и позволить перейти к задачам создания искусственного интеллекта. В качестве одной из необходимых для создания искусственного интеллекта составляющих являются базы знаний (базы данных) по различным направлениям науки и техники. Для создания и использования баз данных требуется высокое быстродействие вычислительной системы и большой объем памяти. Универсальные компьютеры способны производить высокоскоростные вычисления, но не пригодны для выполнения с высокой скоростью операций сравнения и сортировки больших объемов записей, хранящихся обычно на магнитных дисках. Для создания программ, обеспечивающих заполнение, обновление баз данных и работу с ними, были созданы специальные объектно ориентированные и логические языки программирования, обеспечивающие наибольшие возможности по сравнению с обычными процедурными языками. Структура этих языков требует перехода от традиционной фон-неймановской архитектуры компьютера к архитектурам, учитывающим требования задач создания искусственного интеллекта.

13)
Иску́сственный нейро́н (Математический нейрон Маккалока — Питтса, Формальный нейрон[1]) — узел искусственной нейронной сети, являющийся упрощённой моделью естественного нейрона. Математически, искусственный нейрон обычно представляют как некоторую нелинейную функцию от единственного аргумента — линейной комбинации всех входных сигналов. Данную функцию называют функцией активации[2] или функцией срабатывания, передаточной функцией. Полученный результат посылается на единственный выход. Такие искусственные нейроны объединяют в сети — соединяют выходы одних нейронов с входами других. Искусственные нейроны и сети являются основными элементами идеального нейрокомпьютера.[3]

14)

Логическая схема перцептрона с тремя выходами
Перцептро́н, или персептрон[nb 1] (англ. perceptron от лат. perceptio — восприятие; нем. perzeptron) — математическая икомпьютерная модель восприятия информации мозгом (кибернетическая модель мозга), предложенная Фрэнком Розенблаттом в 1957 году и реализованная в виде электронной машины «Марк-1»[nb 2] в 1960 году. Перцептрон стал одной из первых моделей нейросетей, а «Марк-1» — первым в мире нейрокомпьютером. Несмотря на свою простоту, перцептрон способен обучаться и решать довольно сложные задачи.
Перцептрон состоит из трёх типов элементов, а именно: поступающие от сенсоров сигналы передаются ассоциативнымэлементам, а затем реагирующим элементам. Таким образом, перцептроны позволяют создать набор «ассоциаций»между входными стимулами и необходимой реакцией на выходе. В биологическом плане это соответствует преобразованию, например, зрительной информации в физиологический ответ от двигательных нейронов. Согласно современной терминологии, перцептроны могут быть классифицированы как искусственные нейронные сети:
1. с одним скрытым слоем;[nb 3]
2. с пороговой передаточной функцией;
3. с прямым распространением сигнала.
На фоне роста популярности нейронных сетей, в 1969 году вышла книга Марвина Минского и Сеймура Паперта, которая показала принципиальные ограничения перцептронов. Это привело к смещению интереса исследователей искусственного интеллекта в противоположную от нейросетей область символьных вычислений.[nb 4] Кроме того, из-за сложностиматематического анализа перцептронов, а также отсутствия общепринятой терминологии, возникли различные неточности и заблуждения.
Впоследствии интерес к нейросетям, и в частности, работам Розенблатта, возобновился. Так, например, сейчас стремительно развивается биокомпьютинг, который в своей теоретической основе вычислений, в том числе, базируется на нейронных сетях, а перцептрон воспроизводят на основе бактериородопсин-содержащих пленок.
15)
Архитектуры оперативной памяти

Давайте в первую очередь определим, какими факторами определяется производительность оперативной памяти.
Естественно было бы основным фактором производительности системы оперативной памяти назвать ее пропускную способность, т.е. количество мегабайт в секунду, которое способна считать (записать) оперативная память. Разумеется, пропускная способность оперативной памяти напрямую зависит от частоты работы чипов памяти и от ширины шины, связывающей память и процессор, и обычно определяется как произведение ширины шины на частоту ее работы. Например, ширина шины 64 бита, частота работы памяти 100 МГц, пропускная способность - 8 байт (64 бита) * 100 МГц = 800 Мбайт/с.
Но пропускная способность - не единственный фактор, определяющий производительность подсистемы памяти. Важнейшим параметром также является время доступа, т.е. временная задержка между запросом на выдачу какой-либо информации из памяти и ее реальной выдачей. Какая память лучше: с малой задержкой и малой пропускной способностью или с большой задержкой и большой пропускной способностью? Однозначного ответа на этот вопрос, конечно, быть не может. Если конкретная программа работает с большими массивами непрерывных данных, т.е. лишь однажды получает доступ, а затем много линейно считывает, то для такой программы оптимальна память с большой пропускной способностью, а если программа оперирует малыми блоками данных, т.е. постоянно получает доступ к разным областям памяти и понемногу читает из каждой области, то оптимальна память с малым временем доступа, а пропускная способность имеет меньшее значение. Так как обычно на компьютере исполняются разные приложения, то очень трудно найти компромисс. В общем случае, естественно, необходимо стремиться к тому, чтобы и время доступа и пропускная способность памяти были хорошими. Разобравшись с параметрами скорости, которыми мы будем описывать архитектуру памяти, теперь можно рассмотреть какие конкретно типы памяти применялись и применяются в персональном компьютере.
DRAM
В самых первых PC в качестве оперативной памяти использовалась так называемая DRAM (Dynamic RAM). Ячейки памяти в микросхеме DRAM - это крошечные конденсаторы, которые удерживают заряды. Именно наличием или отсутствием заряда кодируются биты. Основная проблема такой организации памяти в том, что она динамическая, т.е. должна регенерироваться, так как в противном случае заряды с конденсаторов "стекают" и данные будет потеряны. Регенерация происходит, когда контроллер памяти системы (встроенный обычно в чипсет) берет перерыв и обращается ко всем строкам данных в микросхеме памяти. Регенерация, естественно, занимает время работы системы, во время, когда происходит регенерация памяти, процессор фактически ждет, ничего полезного не делая. Чем быстрее происходит регенерация, тем меньше процессорного времени теряется и тем производительнее работает система.
В DRAM для хранения одного бита данных используется только один транзистор и один конденсатор, поэтому технология DRAM позволяет делать достаточно компактные чипы с немалой емкостью. Например, сегодня существуют чипы, базирующиеся на технологии DRAM емкостью 512 Мбит, т.е. они содержат 1/2 миллиарда транзисторов. Для сравнения в современных процессорах количество транзисторов измеряется десятками миллионов. Но структура чипа DRAM весьма проста, представляя собой двумерную матрицу, в отличие от сложной архитектуры современного процессора. Итого: основное достоинство динамической памяти - немалая емкость при малых физических размерах чипа и небольшая цена. Применяемые в первых компьютерах и применяемые сегодня архитектуры памяти базируются в основном на динамической памяти. Давайте рассмотрим разновидности DRAM, нашедшие применение в PC и их достоинства.
Ячейки памяти организованы в матрицу, состоящую из строк и столбцов. Полный адрес ячейки данных включает два компонента — адрес строки (row Адрес, бит) и адрес столбца (column Адрес, бит). На рисунке представлена матрица, состоящая из 32 строк и 32 столбцов, то есть из 1024 ячеек.
Когда CPU (или устройство, использующее канал DMA) обращается к памяти Для чтения информации, на входы микросхемы поступает строб вывода данных ОЕ (Output Enabled), затем подается адрес строки и одновременно с ним (или с задержкой) сигнал RAS (Row Адрес, бит Strobe). Это означает, что каждая шина столбца соединяется с ячейкой памяти выбранной строки. Адрес ячейки поступает по адресным линиям (в нашем случае их десять) на дешифратор, который преобразует поступивший набор нулей и единиц в номер строки. Емкость конденсатора очень мала (доли пикофарады) и его заряд тоже мал, поэтому используется усилитель, подключенный к каждой шине столбца динамической памяти. Информация считывается со всей строки запоминающих элементов одновременно и помешается в буфер ввода-вывода.
С незначительной задержкой после сигнала RAS на входы динамической памяти подается адрес столбца и сигнал CAS (Column Адрес, бит Strobe). При чтении данные выбираются из буфера ввода-вывода и поступают на выход динамической памяти в соответствии с адресом столбца.
При считывании информации из ячеек памяти происходит ее разрушение, поэтому производится перезапись считанной информации: выходы регистра строки снова соединяются с общими шинами столбцов памяти, чтобы перезаписать считанную информацию из строки. Если ячейка имела заряд, то она снова будет заряжена еще до завершения цикла чтения. На ячейки, которые не имели заряда, напряжение не подается.
Если выполняется запись в память, то подается строб записи WE (Write Enable) и информация поступает на соответствующую шину столбца не из буфера, а с входа памяти в соответствии с адресом столбца. Таким образом, прохождение данных при записи задается комбинацией сигналов, определяющих адрес столбца и строки, а также сигналом разрешения записи данных в память.
FPM DRAM
Первой, нашедшей применение в PC модификацией DRAM, была память, которая работала в так называемом быстром страничном режиме и ее принято называть FPM DRAM (Fast Page Mode DRAM) или просто FPM. Чтобы сократить время ожидания на выборку данных (на доступ) стандартная DRAM разбивается на страницы. Обычно для доступа к данным в памяти требуется указать строку и столбец адреса, что занимает некоторое время. Разбиение на страницы обеспечивает более быстрый доступ ко всем данным в пределах данной строки памяти, т.е. если изменяется лишь номер столбца, но не номер строки.
Страничная организация памяти - простая схема повышения эффективности, в соответствии с которой память разбивается на страницы от 512 байт до нескольких килобайт. Соответствующая схема обращения позволяет в пределах страницы уменьшить количество состояний ожидания.
Чтобы увеличить скорость доступа к памяти был разработан так называемы пакетный (burst) режим доступа. Преимущества пакетного режима доступа проявляются тогда, когда доступ к памяти является последовательным (т.е. считывание происходит последовательно одно за другим из соседних ячеек). После задания строки и столбца и считывания информации, к следующим трем соседним адресам можно обращаться без дополнительных циклов ожидания. Однако доступ в таком пакетном режиме ограничивается лишь четырьмя операциями чтения-записи, затем необходимо снова полностью адресоваться к строке и столбцу.
Принято говорить о схеме синхронизации доступа в пакетном режиме в виде x-y-y-y, где х - количество тактов ожидания для произведения чтения первого адреса, а затем y - количество тактов ожидания для чтения каждого следующего адреса в пакетном режиме. (Такт - один период электромагнитного колебания той частоты, на которой работает память. Например: частота памяти 100МГц, один период равен 1/100млн, т.е. равен 10нс).
Архитектура DRAM такова, что для получения доступа первый раз необходимо 5 тактов ожидания. Если не разбивать память на страницы и не пользоваться пакетным режимом доступа, то каждая следующая операция получения доступа к следующей ячейке памяти тоже будет занимать 5 тактов ожидания. Однако если пользоваться разбиением на страницы и режимом burst, то, получив доступ первый раз, потратив на это 5 тактов ожидания, содержимое следующих ячеек можно считать, потратив на это лишь три такта ожидания, т.е. в режиме FPM схема доступа имеет вид не 5-5-5-5, как у обычной DRAM, а 5-3-3-3. В этом и преимущество памяти типа FPM перед обычной DRAM. Т.е. использование памяти типа FPM позволяет при той же частоте работы чипов памяти увеличить производительность обмена за счет сокращения времени на получение доступа к памяти.
EDO DRAM
Начиная с 1995 года, в PC используется новый тип оперативной памяти - EDO (Extended Data Out). Это усовершенствованный тип памяти FPM, у него было еще одно название, которое сейчас не используется Hyper Page Mode. Микросхемы памяти EDO учитывают перекрытие синхронизации между очередными операциями доступа. За счет этого удается частично совместить по времени следующий цикл чтения с предыдущим, т.е. чипсет при работе с EDO памятью может начать выполнение новой команды выборки столбца, пока данные считываются по текущему адресу, за счет чего еще уменьшаются задержки на получение доступа.
Для оперативной памяти EDO схема синхронизации в пакетном режиме имеет вид 5-2-2-2, т.е. на четырех операциях считывания тратится не 14, а 11 тактов. Т.е. налицо явный прирост производительности, в то время как стоимость чипов типа EDO лишь немного отличалась от чипов FPM.
Пока что все рассмотренные нами архитектуры были лишь вариантами оригинальной DRAM, отличаясь схемой доступа в пакетном режиме, что, конечно, давало соответствующий прирост производительности. Частоты, на которых функционировала память перечисленных типов примерно таковы: DRAM функционировала с частотой 4,77 МГц (в первых PC) до 10-12 МГц. Затем применялась память типа FPM, ее частота функционирования составляла 10-40 МГц в 386 системах, 25-50 МГц в 486 системах и 50-66 МГц в Pentium системах. Память типа EDO применялась наряду с FPM в 486 и Pentium системах на аналогичных частотах. Те технологии, которые мы рассмотрели на данный момент, можно назвать вчерашним днем. Что мы видим в период развития архитектуры памяти в период с первых PC, до середины доминирования на рынке процессоров Pentium?
Улучшение идеологии построения чипов памяти, приведшее к разработке новых типов архитектур (в рамках DRAM), в каждой новой архитектуре применяется новая схема работы с памятью, приводящая к уменьшению задержек при получении доступа и планомерное увеличение тактовой частоты работы памяти. При этом нужно отметить, что увеличение тактовой частоты памяти увеличивает не только пропускную способность (естественно, линейно), но и уменьшает время доступа. Почему?
Мы описывали время доступа как количество тактов ожидания, соответствующих задержке перед получением доступа. Но ведь реальная задержка измеряется в единицах времени, а не в каких-то абстрактных тактах. А величина одного такта как раз и определяется тактовой частотой, на которой работает память. Ведь чем больше тактовая частота, тем меньше время одного такта, и, следовательно, тем меньше время доступа. Если, к примеру, память работает на частоте 100 МГц, то время одного такта 1/100млн = 10нс, и 5 тактов ожидания соответствуют задержке в 50нс, то при частоте работы памяти 133 МГц время одного такта 7,5 нс, а задержка в 5 тактов равна 37,5 нс.
Давайте теперь поговорим об оперативной памяти дня сегодняшнего, а затем и памяти завтрашнего дня.
SDRAM
Уже начиная с 1997 года на смену памяти типа FPM и EDO приходит новый тип оперативной памяти: SDRAM (Synchronous DRAM) - синхронная DRAM. Эффективность SDRAM намного выше, чем у ее предшественников. Во-первых, дело в том, что схема пакетного чтения у SDRAM намного эффективнее, чем у EDO или FPM и описывается формулой 5-1-1-1. Т.е. для считывания четырех значений подряд задержка для памяти типа FPM составит 5+3+3+3=14 тактов, у EDO 5+2+2+2=11 тактов, а у SDRAM 5+1+1+1=8 тактов.
Но это еще не все. Дело в том, что SDRAM более технологична, чем ее предшественники, и ее проще изготовить для работы на более высоких частотах. И если впервые SDRAM применяли в PC на частоте 66 МГц (как и EDO и FPM в то время), то затем были разработаны чипы SDRAM, работающие на частоте 100 МГц, а после и 133 МГц. Но время SDRAM практически завершилось. Сегодня компьютерная индустрия использует в качестве современной оперативной памяти компьютера две технологии - DDR SDRAM и DR DRAM.
DR DRAM (Rambus)
Начиная с 1999 года, Intel продвигали на рынок принципиально новый тип памяти - DR DRAM(Direct Rambus DRAM), который был разработан по их заказу небольшая исследовательская фирма Rambus. Аналогичный тип памяти уже использовался в игровых приставках — в популярной модели Nintendo 64.
Обычные типы памяти (FPM/RDO и SDRAM) иногда называют системами с широким каналом. Ширина канала памяти равна ширине шины данных процессора (в системах Pentium 64-бит). Максимальная производительность памяти DIMM SDRAM PC100 составляет 100x8 (частота х количество передаваемых данных за один такт), или 800 Мбайт/с. Микросхемы RDRAM увеличивают пропускную способность памяти — в них предусмотрена 16-разрядная шина передачи данных, частота увеличена до 800 МГц. а пропускная способность равна 1,6 Гбайт/с. Для увеличения производительности можно используются двух- и четырехканаль± позволяют увеличить скорость передачи данных до 3,2 или 6,4 Гбайт/с соответственно.
Один канал памяти Rambus принципиально может поддерживать до 32 отдельных устройств RDRAM (микросхем RDRAM), которые устанавливаются в модули RIMM (Rambus Inline Memory Modules). Вся работа с памятью организуется между контроллером памяти и отдельным (а не всеми) устройством. Каждые 10нс (100МГц) одна микросхема RDRAM может передавать 16 байт. RDRAM работает быстрее SDRAM приблизительно в три раза. Для увеличения производительности было предложено еще одно конструктивное решение: передача управляющей информации отделена от передачи данных по шине. Для этого предусмотрены независимые схемы управления, а на адресной шине выделены две группы контактов: для команд выбора строки и столбца и для передачи данных по шфронтам тактового сигнала, т.е. дважды в тактовом импульсе (практически в режиме DDR). Правая граница тактового импульса называется четным циклом, а левая — нечетным. Синхронизация осуществляется с помощью передачи пакетов данных в начале четного цикла. Максимальное время ожидания составляет 2,5 нс.
На рисунке показано отношение между тактовым сигналом и циклами передачи данных. Пять полных циклов тактового сигнала соответствуют десяти циклам данных.
DDR SDRAM
DDR (Double Data Rate) SDRAM по многим параметрам и способам изготовления мало чем отличается от обычной SDRAM: та же синхронизация шины памяти с системной шиной, практически то же производственное оборудование, энергопотребление, почти не отличающееся от SDRAM, площадь чипа больше лишь на несколько процентов. Это позволило сразу без значительных материальных и временных издержек создать новую быстродействующую память, причем по цене, мало отличающейся от обычной SDRAM (кстати, DDR SDRAM еще иногда именуют SDRAM-II).
Так как DDR SDRAM основывается на обычной SDRAM, то она имеет сопоставимые латентные характеристики, и поэтому зачастую работает быстрее своего конкурента в лице RDRAM, у которой как раз имеются ощутимые проблемы с латентностью.
А сейчас, разобравшись с технологиями чипов оперативной памяти, мы с Вами разберемся с тем, какие модули, непосредственно устанавливаемые в компьютер, изготавливают с использованием рассмотренных нами архитектур памяти.
4. Дешифратор
Цифровая часть дешифратора позволяет выделить на фоне помех и других сигналов "свой". Схема простого дешифратора индивидуального кода приведена на рис. 1.
Так как от данной системы не требуется иметь дешифратор на много возможных вариантов кода, схему удалось выполнить всего на трех микросхемах. При этом используется свойство КМОП микросхем работать при низковольтном питании.
Пачки входных импульсов поступают на формирователь, собранный из элементов R1, С1 и D1.1. Такая схема предотвращает срабатывание повторителя сигнала D1.1 от кратковременных помех, а также обеспечивает крутые фронты импульсов на выходе, независимо от их крутизны на входе.
С выхода D1.1/3 импульсы поступают на счетчик импульсов D2 и детектор паузы, собранный на элементах R2, С2, VD1, D1.2. Пока на выходе D1.1 действует уровень лог. "0", конденсатор С2 через диод VD1 быстро разряжается и на выходе D1.2/4 будет действовать лог. "0". В паузе между пачками импульсов С2 постепенно зарядится через резистор R2 и на выходе D1.2 сформируются импульсы, положительный фронт которых выполняет запись состояния с выхода счетчика D2/10 в триггер D3.1. Этот же импульс, поступая на вход R, переводит счетчик D2 в исходное состояние (обнуляет). Данный процесс периодически повторяется при появлении очередной пачки импульсов на входе. Диаграмма напряжений, показанная на рис. 2, поясняет работу схемы.
Если число импульсов в пачке равно 7, на выходе D2/10 появляются импульсы, высокий уровень которых записывается в регистр триггера D3.1. На триггерах D3.1 и D3.2 собраны формирователи интервалов длительностью 1,5 и 35 с соответственно. Цепь из элементов R6-C5 исключает случайную запись в триггер D3.2 лог. "1" в момент включения питания приемника.
Светодиод HL1 индицирует наличие принятого кода, и по его состоянию можно легко определить, какая группа датчиков на охраняемом автомобиле сработала.

Рис. 1. Электрическая схема дешифратора
Так, при кратковременном срабатывании любого из датчиков HL1 будет мигать с интервалом около 2 с. Если же он постоянно светится, то, значит, постоянно замкнут один из датчиков F2...Fn. В случае, если включился звук оповещения, а светодиод не светится, — скорее всего дешифратор сработал от помехи (исключение составляет однократное срабатывание звукового сигнала приемника при включении режима проверки радиоканала).

Рис. 2. Эпюры напряжения в контрольных точках
Триггер D3.2 при появлении на его выводе 13 лог. "1" разрешает работу низкочастотного автогенератора на элементах D1.3, D1.4 в течение времени не менее 35 с. Этот интервал не зависит от того, какой из датчиков замкнулся. Звуковой сигнал в приемнике будет звучать, пока работает передатчик, а также некоторое время после его отключения (до 35 с). Выключение звукового сигнала выполняется кнопкой SB1, если светодиод не светится, или же выключателем SA1, в случае продолжения работы передатчика.
В качестве звукового сигнализатора использован пьезоизлучатель типа ЗП-25 (ЗП-22, ЗП-18). А для того чтобы повысить громкость его работы при низковольтном питании, параллельно с пьезокерамическим излучателем включена катушка 11. Она содержит 400 витков провода ПЭЛ диаметром 0,08 мм (0,1 или 0,12 мм), намотанных на склеенных клеем БФ-2 ("Момент") двух кольцах типоразмера К10х6х3 мм из феррита 700НМ1 (или 1000НН). Подбором номинала резистора R10 можно настроить частоту низкочастотного генератора так, чтобы громкость звукового сигнала была максимальной.
Предварительную проверку работы дешифратора удобно выполнять, подавая инверсный сигнал с модулятора передатчика на вход элемента D1.1.
В схеме применены резисторы МЛТ, конденсаторы типа К10-17, а С4 — К50-16.
Корпус приемника имеет такую же конструкцию, как и в опубликованном выше электрошоковом устройстве (две платы, одна из которых одновременно является антенной, образуют каркас, на который одевается кожух). Некоторые
стойки крепления между платами являются одновременно соединительными цепями.
После окончательной сборки и настройки приемника нужно измерить потребляемый схемой ток. Он не должен превышать значений, указанных в технических параметрах. Причиной повышенного потребления тока может быть ошибочное подключение полярности электролитических конденсаторов или ошибки монтажа.
Для уменьшения размеров дешифратора в схеме можно применять аналогичные микросхемы с планарным расположением выводов из серии 564.
Если на данной частоте имеется большой уровень помех, то большую помехоустойчивость может обеспечить дешифратор кода, схема которого описана в литературе [Л11, стр. 140]. Она содержит в два раза больше микросхем, но позволяет последовательно запоминать три принятых кодовых посылки, и, если не менее двух из них правильные — схема принимает решение о достоверном приеме своего сигнала.
16)
Статическая и динамическая оперативная память
Оперативная память — совокупность специальных электронных ячеек, каждая из которых может хранить конкретную 8-значную комбинацию из нулей и единиц — 1 байт (8 бит). Каждая такая ячейка имеет адрес (адрес байта) и содержимое (значение байта). Адрес нужен для обращения к содержимому ячейки, для записи и считывания информации. Оперативное запоминающее устройство (ОЗУ) хранит информацию только во время работы компьютера. Емкость оперативной памяти современного компьютера 32-138 Мбайт.
При выполнении микропроцессором вычислительных операций должен быть в любой момент обеспечен доступ к любой ячейке оперативной памяти. Поэтому ее называют памятью с произвольной выборкой — RAM (Random Access Memory). Оперативная память выполнена обычно на микросхемах динамического типа с произвольной выборкой (Dynamic Random Access Memory, DRAM). Каждый бит такой памяти представляется в виде наличия (или отсутствия) заряда на конденсаторе, образованном в структуре полупроводникового кристалла. Другой, более дорогой тип памяти — статический (Static RAM, SRAM) в качестве элементарной ячейки использует так называемый статический триггер (схема которого состоит из нескольких транзисторов). Статический тип памяти обладает более высоким быстродействием и используется, например, для организации кэш-памяти.

Статическая память
Статическая память (SRAM) в современных ПК обычно применяется в качестве кэш-памяти второго уровня для кэширования основного объема ОЗУ. Статическая память выполняется обычно на основе ТТЛ-, КМОП- или БиКМОП-микросхем и по способу доступа к данным может быть как асинхронной, так и синхронной. Асинхронным называется доступ к данным, который можно осуществлять в произвольный момент времени. Асинхронная SRAM применялась на материнских платах для третьего — пятого поколения процессоров. Время доступа к ячейкам такой памяти составляло от 15 нс (33 МГц) до 8 нс (66 МГц).
Для описания характеристик быстродействия оперативной памяти применяются так называемые циклы чтения/записи. Дело в том, что при обращении к памяти на считывание или запись первого машинного слова расходуется больше тактов, чем на обращение к трем последующим словам. Так, для асинхронной SRAM чтение одного слова выполняется за 3 такта, запись — за 4 такта, чтение нескольких слов определяется последовательностью 3—2—2—2 такта, а запись — 4—3—3—3.
Синхронная память обеспечивает доступ к данным не в произвольные моменты времени, а синхронно с тактовыми импульсами. В промежутках между ними память может готовить для доступа следующую порцию данных. В большинстве материнских плат пятого поколения используется разновидность синхронной памяти — синхронно-конвейерная SRAM (Pipelined Burst SRAM), для которой типичное время одиночной операции чтения/записи составляет 3 такта, а групповая операция занимает 3—1—1—1 такта при первом обращении и 1—1—1—1 при последующих обращениях, что обеспечивает ускорение доступа более, чем на 25%.

Динамическая память
Динамическая память (DRAM) в современных ПК используется обычно в качестве оперативной памяти общего назначения, а также как память для видеоадаптера. Из применяемых в современных и перспективных ПК типов динамической памяти наиболее известны DRAM и FPM DRAM, EDO DRAM и BEDO DRAM, EDRAM и CDRAM, Synchronous DRAM, DDR SDRAM и SLDRAM, видеопамять MDRAM, VRAM, WRAM и SGRAM, RDRAM.
В памяти динамического типа биты представляются в виде отсутствия и наличия заряда на конденсаторе в структуре полупроводникового кристалла. Конструктивно она выполняется в виде модуля SIMM (Single in line memory module). Каждый бит информации записывается в отдельной ячейке памяти, состоящей из конденсатора и транзистора. Наличие заряда на конденсаторе соответствует 1 в двоичном коде, отсутствие — 0. Транзистор при переключении дает возможность считывать бит информации или записывать новый бит в пустую ячейку памяти.
Поиск ячейки по адресу осуществляется специальными дешифрующими схемами, которые образуют матрицу, то есть пересекают кристалл памяти двумя полосами — по горизонтали и вертикали. Когда центральный процессор сообщает адрес ячейки, горизонтальные дешифраторы указывают нужный столбец, а вертикальные — строку. На пересечении находится искомая ячейка. После нахождения ячейки происходит выборка их нее байта данных.

Рис. 4. Симметричные триггеры: а — с непосредственной связью между каскадами; б — с резистивной связью

Рассмотрим структурную схему ячейки динамической оперативной памяти. Её можно представить из трёх элементов:
– транзистора, выполняющего роль ключа;
– конденсатора, который хранит информацию;
– устройства регенерации, которое регенерирует заряд конденсатора или информацию на нужных конденсаторах;
На самом деле, отдельного конденсатора нет, его роль выполняет ёмкость между затвором и истоком транзистора. Но для простоты изложения ёмкость выделена как бы в отдельный элемент.
Поскольку ёмкость достаточно маленькая и имеет место достаточно быстрый её разряд, т.е. потеря информации, в случае, если была записана «1», возникает необходимость в регенерации между разрядами. Кроме того, при считывании из ячейки оперативной памяти информации, заряд также исчезает, поэтому и в этом случае необходима регенерация. Устройство регенерации и осуществляет постоянные циклы регенерации или восстановления информации.

17)
Флеш-память (англ. flash memory) — разновидность твердотельной полупроводниковой энергонезависимойперезаписываемой памяти (ПППЗУ).
Она может быть прочитана сколько угодно раз (в пределах срока хранения данных, типично — 10-100 лет), но писать в такую память можно лишь ограниченное число раз (максимально — около миллиона циклов [1]). Распространена флеш-память, выдерживающая около 100 тысяч циклов перезаписи — намного больше, чем способна выдержать дискета илиCD-RW.
Не содержит подвижных частей, так что, в отличие от жёстких дисков, более надёжна и компактна.
Благодаря своей компактности, дешевизне и низкому энергопотреблению флеш-память широко используется в цифровых портативных устройствах — фото- и видеокамерах, диктофонах, MP3-плеерах, КПК, мобильных телефонах, а такжесмартфонах и коммуникаторах. Кроме того, она используется для хранения встроенного программного обеспечения в различных устройствах (маршрутизаторах, мини-АТС, принтерах, сканерах, модемax), различных контроллерах.
Также в последнее время широкое распространение получили USB флеш-накопители («флешка», USB-драйв, USB-диск), практически вытеснившие дискеты и CD.
На конец 2008 года основным недостатком, не позволяющим устройствам на базе флеш-памяти вытеснить с рынка жёсткие диски, является высокое соотношение цена/объём, превышающее этот параметр у жестких дисков в 2—3 раза. В связи с этим и объёмы флеш-накопителей не так велики. Хотя работы в этих направлениях ведутся. Удешевляется технологический процесс, усиливается конкуренция. Многие фирмы уже заявили о выпуске SSD-накопителей объёмом 256 Гб и более. Например в ноябре 2009 года компания OCZ предложила SSD-накопитель ёмкостью 1 ТБ и 1,5 млн циклов перезаписи.
Ещё один недостаток первого поколения устройств на базе флеш-памяти по сравнению с жёсткими дисками — как ни странно, меньшая скорость. Несмотря на то, что производители SSD-накопителей заверяют, что скорость этих устройств выше скорости винчестеров, в реальности она оказывалась ощутимо ниже. Конечно, SSD-накопитель не тратит подобно винчестеру время на разгон, позиционирование головок и т. п. Но время чтения, а тем более записи, ячеек флеш-памяти, используемой ранее в SSD-накопителях, больше. Что и приводило к значительному снижению общей производительности.
Современные SSD-накопители базируются на многоканальных контроллерах, обеспечивающих паралельное чтение сразу из нескольких микросхем флеш памяти. За счет этого их производительность выросла на столько, что ограничивающим фактором стала уже пропускная способность интерфейса SerialATA II.
Флеш-память хранит информацию в массиве транзисторов с плавающим затвором, называемых ячейками (англ. cell). В традиционных устройствах с одноуровневыми ячейками (англ. single-level cell, SLC), каждая из них может хранить только один бит. Некоторые новые устройства с многоуровневыми ячейками (англ. multi-level cell, MLC; triple-level cell, TLC [2]) могут хранить больше одного бита, используя разный уровень электрического заряда на плавающем затворе транзистора.
[править]NOR
В основе этого типа флеш-памяти лежит ИЛИ-НЕ элемент (англ. NOR), потому что в транзисторе с плавающим затвором низкое напряжение на затворе обозначает единицу.
Транзистор имеет два затвора: управляющий и плавающий. Последний полностью изолирован и способен удерживать электроны до 10 лет. В ячейке имеются также сток и исток. При программировании напряжением на управляющем затворе создаётся электрическое поле и возникает туннельный эффект. Часть электронов туннелирует сквозь слой изолятора и попадает на плавающий затвор. Заряд на плавающем затворе изменяет «ширину» канала сток-исток и его проводимость, что используется при чтении.
Программирование и чтение ячеек сильно различаются в энергопотреблении: устройства флеш-памяти потребляют достаточно большой ток при записи, тогда как при чтении затраты энергии малы.
Для стирания информации на управляющий затвор подаётся высокое отрицательное напряжение, и электроны с плавающего затвора переходят (туннелируют) на исток.
В NOR-архитектуре к каждому транзистору необходимо подвести индивидуальный контакт, что увеличивает размеры схемы. Эта проблема решается с помощью NAND-архитектуры.
[править]NAND
В основе NAND-типа лежит И-НЕ элемент (англ. NAND). Принцип работы такой же, от NOR-типа отличается только размещением ячеек и их контактами. В результате уже не требуется подводить индивидуальный контакт к каждой ячейке, так что размер и стоимость NAND-чипа может быть существенно меньше. Также запись и стирание происходит быстрее. Однако эта архитектура не позволяет обращаться к произвольной ячейке.
NAND и NOR-архитектуры сейчас существуют параллельно и не конкурируют друг с другом, поскольку находят применение в разных областях хранения данных.